์ฝ๋๊ฐ ์ด๋ ํ๊ฒฝ์ ๋์๊ฐ๋์ง ์๋ ๊ฒ์ ์ค์ํ๋ค. ์ด๋ค cpu์ํคํ ์ณ๊ฐ ์๊ณ , ์ฐจ์ด์ ์ด ๋ฌด์์ธ์ง์ ๋ํด์ ์์๋ณด์. ํด๋น ๊ธ์ ๊ณ์ํด์ ์ถ๊ฐํด ๋๊ฐ ์์ ์ด๋ค.
Architecture์ ์ข ๋ฅ
๋ฐ์ดํฐ ํฌ๊ธฐ์ ๋ฐ๋ฅธ ๋ถ๋ฅ
CPU๊ฐ ํ๋ฒ์ ์ฒ๋ฆฌํ ์ ์๋ ๋นํธ์ ์
- 32๋นํธ
- 64๋นํธ
๋ช ๋ น์ด ์ธํธ ์ํคํ ์ณ(ISA)๊ธฐ๋ฐ ๋ถ๋ฅ
- CISC (~Intel)
- ๋ชจ๋ ์ฝ๋ ์ธ์ด ๋ฌธ์ฅ๋ค์ ๋ํด ๊ฐ๊ฐ ๊ธฐ๊ณ ๋ช ๋ น์ด๊ฐ ๋์
- ํธํ์ฑ์ด ์ข์
- ์ ๋ ฅ์๋ชจ๊ฐ ํฌ๊ณ ์๋๊ฐ ๋๋ฆผ
- RISC (~ARM)
- CISC ๋ช ๋ น์ด ์ค ์ฃผ๋ก ์ฐ์ด๋ ๊ฒ๋ง ์ถ๋ ค์ ํ๋์จ์ด๋ก ๊ตฌํ
- CPI(Cycle Per Instruction)์ ์ต์ํํ ๋จ์ํ ํํ
- ์๋๊ฐ ๋น ๋ฅด๊ณ ๊ฐ๊ฒฉ์ด ์ ๋ ด
- ์ ๋ ฅ์๋ชจ๊ฐ ์ ์ด ํจ์จ์
- ํธํ์ฑ ๋ถ์กฑ