한 줄로 말하면
첨단 패키징(advanced packaging)은 웨이퍼에서 잘라낸 개별 다이(die)를 하나의 완성 칩 패키지로 묶는 후공정이고, TSMC의 CoWoS(Chip-on-Wafer-on-Substrate)는 그 대표 방식 중 하나야. AI 칩 공급을 실제로 가르는 건 웨이퍼 생산 능력이 아니라 이 패키징 캐파일 수 있어 — TSMC가 CoWoS 용량의 상당 부분을 한 회사에 배정하면, 그 배정에서 밀린 다른 회사는 다이를 다 만들어 놓고도 칩을 완성하지 못해.
비유로 이해하기
자동차 부품 공장과 조립 라인의 관계를 떠올리면 감이 와. 엔진·변속기 같은 부품을 아무리 많이 찍어내도, 그걸 하나의 차로 조립하는 라인이 부족하면 완성차는 늘지 않아. 웨이퍼 팹이 부품 공장이라면, 첨단 패키징 라인은 조립 라인인 셈이야.
여기까지가 감을 잡기 위한 비유고, 실제 반도체 패키징은 조립보다 훨씬 정밀해. 다이 여러 개를 마이크론 단위로 정렬해 하나의 기판 위에 얹고, 그 사이를 극도로 촘촘한 배선으로 연결해야 해서 자동차 조립 라인처럼 쉽게 캐파를 늘릴 수 없어.
정확한 정의
‘첨단 패키징’은 웨이퍼에서 잘라낸 개별 다이를 하나의 완성 칩으로 묶어내는 후공정을 통칭하는 말이고, TSMC의 CoWoS는 그 방식 중 하나로 다이를 인터포저(중간 기판) 위에 올린 뒤 그 인터포저를 다시 패키지 기판에 얹는 구조야. 엔비디아의 GB300은 이 CoWoS-L 방식으로 두 개의 GPU 다이를 하나의 패키지에 결합한 듀얼 다이 제품이야.1
왜 중요한가
이 개념을 알아두면 “웨이퍼 생산이 늘었다”는 뉴스와 “칩 공급이 늘었다”는 뉴스를 구분해 읽을 수 있어. 웨이퍼 팹에서 다이를 아무리 많이 찍어내도, 그 다이를 완성 칩으로 묶어내는 첨단 패키징 캐파가 따라가지 못하면 실제로 시장에 풀리는 칩 수는 그대로일 수 있거든.
패키징 캐파는 한정된 자원이라 누구에게 우선 배정되느냐가 곧 누가 먼저 칩을 받느냐를 정해. TSMC는 2026년 상반기까지 첨단 CoWoS-L 패키징 용량의 약 70%를 엔비디아에 배정했고, AMD·브로드컴·아마존의 자체 설계 칩 Trainium은 나머지 30%를 두고 경쟁해.1 웨이퍼 팹이 아니라 이 패키징 배정 비율이 지금 글로벌 AI 컴퓨트 공급을 가르는 실제 구속 조건이라는 해석도 나와.1
실제 예시
TSMC는 자이(嘉義)와 가오슝에 신규 CoWoS 용량을 서둘러 올리고 있지만, 모건스탠리의 2025년 10월 노트는 수급 격차가 빨라야 2026년 말에나 닫힐 것으로 추정해.1 새 라인을 짓는다고 바로 물량이 나오는 게 아니라는 뜻이고, 이 시차가 웨이퍼 생산 능력과 별개로 패키징이 독자적인 병목이 되는 이유야.
헷갈리지 말아야 할 점
웨이퍼 생산과 패키징 캐파는 다른 병목이야. 웨이퍼 팹에서 다이를 만드는 능력과, 그 다이를 완성 칩으로 묶어내는 패키징 능력은 별개 설비이자 별개 병목이야. 웨이퍼 생산이 늘었다는 뉴스만으로 완성 칩 공급이 늘었다고 판단하면 안 돼.
패키징 배정은 회사별로 갈려. 같은 패키징 라인을 여러 회사가 나눠 쓰기 때문에, 한 회사에 배정이 몰리면 다른 회사는 다이를 다 만들어 놓고도 완성 칩 생산이 막혀. TSMC가 CoWoS-L 용량의 70%를 엔비디아에 배정한 사례가 그 배정 비율 자체가 공급을 가르는 변수라는 걸 보여줘.1
댓글