SK하이닉스가 빛으로 뚫으려는 AI 반도체의 대역폭 장벽

AI 가속기의 연산 성능은 2년마다 약 3배씩 좋아지고 있어. 그런데 그 칩들을 잇는 인터커넥트 대역폭은 같은 기간 약 1.4배 느는 데 그쳐.¹ 연산은 기하급수로 빨라지는데 데이터를 실어 나르는 길은 그만큼 넓어지지 못하고 있다는 뜻이야. 아무리 계산이 빨라도 데이터가 제때 도착하지 못하면 전체 시스템 속도는 그 길목에서 막혀. SK하이닉스는 이 격차를 ‘대역폭 장벽’이라 부르고, 이걸 뚫는 방법으로 빛을 골랐어.

구리 대신 빛을 쓰기로 했어

SK하이닉스는 칩과 칩 사이의 데이터를 전기 신호 대신 빛으로 주고받는 광 연결 기술 CPO(Co-Packaged Optics)의 로드맵을 내놨어.¹ 글로벌 연구진과 함께 쓴 「고성능 컴퓨팅 및 인공지능을 위한 CPO 기술」 논문을 국제학술지 「네이처 일렉트로닉스」에 20일 게재했다고 밝혔는데, 교신저자는 SK하이닉스 AI 인프라 팀장 홍승훈과 미국 버지니아대 이규상 교수이고 일리노이대 어바나-샴페인, 난양공대, MIT, 연세대 연구진도 함께했어.¹

CPO는 광 송수신기를 프로세서와 같은 패키지 안에 넣어, 칩 사이를 전기 신호 대신 빛으로 연결하는 기술이야.¹ 기존 구리 배선은 연결 거리가 길어지고 전송 속도가 빨라질수록 신호 손실과 전력 소모가 함께 커지는 게 문제였어. CPO는 전기 신호가 이동해야 하는 거리 자체를 최소화해서 이 손실을 줄이고, 그만큼 전송 속도와 전력 효율을 같이 끌어올릴 수 있다는 게 골자야.¹

목표는 숫자로 못 박았어

연구진은 이 로드맵을 추상적인 방향 제시로 남기지 않고 구체적인 수치로 걸었어. 차세대 AI 인프라의 목표로 노드당 100테라비트(Tb)/s 이상의 대역폭, 비트당 1피코줄(pJ) 미만의 에너지 소비, 10나노초(ns) 미만의 칩 간 지연시간을 제시했어.¹ 여기에 더해 2D 패키징에서 2.5D 인터포저, 3D 이종 집적으로 이어지는 첨단 패키징(CoWoS) 발전 경로와 상용화를 위해 풀어야 할 과제도 함께 정리했어.¹

메모리까지 빛으로 잇는다는 구상

SK하이닉스가 그리는 그림은 칩 사이 연결에서 멈추지 않아. 장기적으로는 광 연결을 메모리 인터페이스까지 확대한다는 구상이야.¹ 광 인터포저로 프로세서와 메모리를 직접 연결하면, 여러 AI 가속기가 하나의 대규모 메모리 자원을 공동으로 쓸 수 있다고 봐.¹ 지금까지 메모리 경쟁이 HBM 같은 개별 제품의 성능을 얼마나 높이느냐에 집중돼 있었다면, 이 구상은 그 경쟁을 AI 가속기와 메모리를 통째로 잇는 시스템 설계 경쟁으로 옮기겠다는 뜻이야.

연산칩 성능이 아무리 좋아져도 칩 사이 데이터 이동이 못 따라가면 시스템 전체 성능은 거기서 막힌다는 게 이 로드맵의 출발점이야. 이규상 교수는 “연산칩의 성능이 향상돼도 칩 사이의 데이터 이동 능력이 이를 따라가지 못하면 시스템 전체 성능은 높아질 수 없다”며 “구리 배선 대신 빛으로 데이터를 전송하는 기술이 가장 유력한 확장 경로”라고 말했어.¹

지금 나온 건 논문으로 제시된 로드맵과 목표 수치이지, 실제 제품에 붙은 양산 계획은 아니야. 100Tb/s·1pJ·10ns라는 세 목표가 실제로 어느 시점에 어떤 제품으로 구현되는지, 그리고 이 광 연결이 2.5D·3D 패키징 로드맵과 어떻게 맞물려 실제 양산 라인에 들어오는지가 다음에 확인할 지점이야.

각주

1. 한국경제, 「SK하이닉스 또 해냈다…HBM 넘어 ‘빛 반도체’ 개념 제시」(2026-08-20) 원문 ↩︎ ↩︎² ↩︎³ ↩︎⁴ ↩︎⁵ ↩︎⁶ ↩︎⁷ ↩︎⁸ ↩︎⁹ ↩︎¹⁰