TSMC가 CoWoS 병목 앞에서 EMIB를 꺼내 든 이유

TSMC가 인텔의 EMIB와 비슷한 첨단 패키징 기술을 개발해 양산 가능한 단계로 끌어올리려 한다는 보도가 나왔어. 대만 언론이 소식통을 인용해 전한 내용으로, 배경에는 CoWoS 생산 부족 때문에 고객 주문이 다른 곳으로 빠질 수 있다는 우려가 있어.¹

왜 이런 우회로가 필요한지는 CoWoS 주문에서 드러나. TSMC의 소형화한 CoWoS-L 주문은 2027년까지 끝났고, 리드타임은 최대 78주로 늘어난 것으로 전해졌어.² CoWoS는 GPU와 HBM 칩을 하나의 기판 위에 쌓아 처리 능력을 높이고 공간과 전력 소비를 줄이는 공정으로 설명돼.³

EMIB는 무엇이 다른가

EMIB는 인텔이 개발한 2.5D 패키징 기술이야. 실리콘 브리지를 패키징 기판 안에 직접 넣어, 복잡한 재배선층(RDL) 공정을 생략하고 칩 사이를 연결하는 방식으로 설명돼.⁴

보도는 TSMC가 킨서스와 함께 유사 EMIB 기술을 연구개발 단계에서 양산 가능한 단계로 발전시키려 한다고 전해.⁴

보도에 인용된 소식통은 EMIB-T의 수율이 90%에 가깝고 원가는 TSMC CoWoS보다 50% 낮다고 말했어. 동시에 기판 수율은 약 50%라고 했지.⁵ 이 숫자들은 제품 출하나 양산 실적이 아니라, 보도에 인용된 소식통이 전한 수치야. 그래서 확인된 양산 성과라기보다 소식통의 주장으로 남겨 읽어야 해.

수요는 얼마나 오래 갈까

TSMC 경영진은 주요 고객과 클라우드 서비스 제공업체의 수요 가시성이 2029~2030년까지 확보됐다고 밝혔고, 연간 자본지출 전망을 600억~640억 달러로 올렸어.⁶ 회사가 보는 수요의 시간축과 패키징 병목을 풀려는 개발이 한 기사에 함께 등장하지만, 이것만으로 새 기술의 양산 성공이나 고객 전환을 확인할 수는 없어.

지금 확인되는 건 CoWoS의 긴 대기줄, EMIB 유사 기술을 양산 단계로 옮기려는 개발 목표, 그리고 그 목표를 뒷받침한다고 제시된 수율·원가 수치야. 다만 이 자료만으로는 그 기술이 실제 고객 제품에 적용됐거나 양산에 들어갔다고 확인할 수 없어.

각주

1. 연합뉴스, 「TSMC, ‘고객사 이탈 막자’ 인텔 EMIB 유사 패키징기술 개발 나서」(2026-08-03) 기사 ↩︎

2. 연합뉴스, 「TSMC, ‘고객사 이탈 막자’ 인텔 EMIB 유사 패키징기술 개발 나서」(2026-08-03) 기사 ↩︎

3. 연합뉴스, 「TSMC, ‘고객사 이탈 막자’ 인텔 EMIB 유사 패키징기술 개발 나서」(2026-08-03) 기사 ↩︎

4. 연합뉴스, 「TSMC, ‘고객사 이탈 막자’ 인텔 EMIB 유사 패키징기술 개발 나서」(2026-08-03) 기사 ↩︎ ↩︎²

5. 연합뉴스, 「TSMC, ‘고객사 이탈 막자’ 인텔 EMIB 유사 패키징기술 개발 나서」(2026-08-03) 기사 ↩︎

6. 연합뉴스, 「TSMC, ‘고객사 이탈 막자’ 인텔 EMIB 유사 패키징기술 개발 나서」(2026-08-03) 기사 ↩︎