반도체 미세공정과 EUV 노광

이 문서는 자라는 중인 질문입니다. 아직 증거를 모으고 있으며, 내용이 바뀔 수 있습니다.

한 줄로 말하면

반도체 미세공정은 웨이퍼 위에 더 촘촘하고 정교한 회로를 반복해서 새기는 제조 기술이야. EUV 노광은 그중 아주 작은 회로 무늬를 빛으로 옮기는 핵심 도구지만, 공정 세대가 바뀌는 일 전체를 혼자 설명하지는 못해.

비유로 이해하기

칩 제조를 아주 작은 도시를 인쇄하는 일이라고 생각해 보자. 트랜지스터와 배선은 건물과 도로고, 노광은 설계도를 웨이퍼 위에 비추는 인쇄 단계야. 도시가 촘촘해질수록 더 얇은 선을 정확한 자리에 그려야 하고, 한 번 어긋난 선은 뒤의 층에서도 계속 문제를 만들지.

여기까지가 이해를 돕기 위한 비유야. 실제 공정은 빛을 비추는 한 단계만이 아니라, 막을 입히고, 무늬를 옮기고, 깎고, 불순물을 넣고, 여러 층의 배선을 연결한 뒤 검사하는 수많은 단계의 묶음이야. EUV는 이 묶음 안에서 더 미세한 무늬를 전사하려는 노광 방식이야.

정확한 정의

미세공정은 같은 웨이퍼 면적에 더 많은 회로를 넣거나, 같은 일을 더 적은 전력으로 하거나, 더 빠르게 동작하게 만들기 위해 제조 규칙을 바꾸는 과정이야. 트랜지스터 구조, 배선 간격, 재료, 마스크, 설계 규칙, 검사 방식이 함께 바뀐다.

EUV는 극자외선을 뜻해. 기존의 깊은자외선 노광보다 더 짧은 파장의 빛을 써서 더 작은 무늬를 옮기려는 방식이야. 다만 빛의 파장만 줄인다고 공정이 완성되지는 않아. 마스크의 정밀도, 감광 재료의 반응, 웨이퍼 위 결함, 장비의 반복성, 각 층을 맞추는 정렬 오차가 같이 관리돼야 해.

3nm 같은 이름은 공정 세대를 가리키는 표지로 읽는 편이 좋아. 모든 치수가 정확히 3나노미터라는 뜻은 아니야. TSMC도 공식 기술 페이지에서 3nm FinFET부터 0.18마이크론 SoC까지 넓은 logic 공정 범위를 제시해.¹ 세대명만 보기보다 어떤 트랜지스터 구조와 설계 규칙, 생산성과 수율이 붙었는지를 함께 봐야 하는 이유야.

flowchart LR
    D[칩 설계] --> M[마스크와 공정 규칙]
    M --> L[EUV·DUV 노광]
    L --> F[식각·증착·이온 주입]
    F --> I[검사와 수율 안정화]
    I --> W[동작하는 웨이퍼]
    W --> P[첨단 패키징]

왜 중요한가

AI 가속기와 스마트폰 칩의 성능을 볼 때 설계만 봐서는 부족해. 설계를 실제 웨이퍼로 바꾸는 파운드리의 공정 능력과, 그 뒤에 칩과 메모리를 묶는 첨단 패키징이 이어져야 제품이 나와.

그래서 미세공정은 칩 성능의 이야기이면서 제조 능력의 이야기이기도 해. 한 세대 앞선 공정을 발표하는 것과 그 공정을 안정적으로 많이 생산하는 것은 다른 일이고, 후자는 장비와 재료, 검사, 설계 생태계가 함께 맞아야 가능해.

실제 예시

TSMC는 3nm FinFET을 logic 공정 범위의 한쪽 끝으로 소개하고, 자동차 전장·고성능 컴퓨팅·IoT·모바일을 적용 플랫폼으로 함께 제시해.¹ 이 사례는 선단 공정이 AI 칩만의 이야기가 아니라 여러 제품군을 받치는 제조 기반이라는 점을 보여줘.

웨이퍼 위의 회로가 완성돼도 제품은 끝나지 않아. 첨단 패키징에서는 여러 칩과 메모리를 연결하고, 열과 신호를 관리하며, 검사까지 통과시켜야 해. 미세공정의 진전과 패키징의 제약을 한 덩어리로 보면 각각의 병목이 흐려질 수 있어.

헷갈리지 말아야 할 점

• EUV는 미세공정 전체와 같지 않아. 노광은 핵심 단계지만, 트랜지스터 구조·재료·식각·검사·수율도 같은 공정 세대의 일부야.
• 3nm는 자 하나로 재는 단일 길이가 아니야. 세대명은 기술 묶음을 가리키므로 실제 비교에는 구조와 전력·성능·면적, 생산 안정성을 같이 봐야 해.
• 더 작은 세대가 항상 모든 칩에 맞는 것은 아니야. 비용, 전력, 성능, 생산량이 제품마다 달라서 자동차·아날로그·전력 반도체처럼 다른 공정이 필요한 분야도 있어.
• 웨이퍼 공정과 패키징은 구분해서 봐야 해. 전자는 회로를 웨이퍼에 만드는 일이고, 후자는 완성된 칩들을 제품으로 연결하는 일이야.

관련 문서

• TSMC는 선단 logic 공정과 첨단 패키징이 한 제조사에서 어떻게 이어지는지 보여줘.
• 파운드리는 설계 회사와 제조 공장 사이의 분업 구조를 설명해.
• 첨단 패키징은 웨이퍼 다음 단계에서 생기는 연결·열·검사의 제약을 다뤄.

남은 질문들

• EUV 노광에서 광원, 거울, 마스크, 포토레지스트는 각각 어떤 오차를 만들고 줄이는가?
• 3nm와 2nm 공정을 비교할 때 트랜지스터 구조와 전력·성능·면적 지표는 어떻게 달라지는가?
• 미세공정 양산에서 결함 검사와 수율 안정화는 장비 반입 뒤 얼마나 긴 제약이 되는가?
• 공정 세대명이 실제 선폭이나 게이트 길이와 일대일로 대응하지 않는 이유는 무엇인가?

각주

1. TSMC, 「Technology」(2026-07-08 확인) 공식 페이지 ↩︎ ↩︎²